MIT-6.175 简介/目录

什么是 6.175?

6.175 通过实现不同版本的带缓存、分支预测和虚拟内存的流水线机器，教授计算机架构的基本原理。强调编写和评估可以模拟和合成到真实硬件或在 FPGA 上运行的架构描述。使用和设计测试台。本课程适合想要将计算机科学技术应用于复杂硬件设计的学生。

课题包括组合电路（包括加法器和乘法器）、多周期和流水线功能单元、RISC 指令集架构 (ISA)、非流水线和多周期处理器架构、2 至 10 阶段顺序流水线架构、带缓存和层次内存系统的处理器、TLB 和页面错误、I/O 中断。

讲师

• Arvind
• Quan Nguyen (助教)

讲座

周一周三周五 下午 3:00, 34-302。

实验课程目录

• MIT-6.175 简介/目录
• 实验 0: 入门
• 实验 1: 多路选择器和加法器
• 实验 2: 乘法器
• 实验 3: 快速傅里叶变换管道
• 实验 4: N 元 FIFOs
• 实验 5: RISC-V 引介 - 多周期与两阶段流水线
• 实验 6: 具有六阶段流水线和分支预测的 RISC-V 处理器
• 实验 7: 带有 DRAM 和缓存的 RISC-V 处理器
• 实验 8: 具有异常处理的 RISC-V 处理器

项目

• 项目1: 存储队列
• 项目2: 缓存一致性

日程安排

© 2016 麻省理工学院 版权所有。